Intel EMIB-T cạnh tranh trực tiếp với CoWoS của TSMC nhờ lợi thế chi phí thấp hơn tới 50%, dự kiến sản xuất hàng loạt từ năm 2027

Intel đang đẩy mạnh chiến lược phát triển công nghệ đóng gói tiên tiến (advanced packaging) và được cho là đã thu hút sự quan tâm đáng kể từ các khách hàng bên ngoài của Intel Foundry. Tuy nhiên, công nghệ đóng gói mới nhất của hãng là EMIB-T sẽ chỉ chính thức bước vào giai đoạn sản xuất hàng loạt từ năm 2027.

EMIB (Embedded Multi-die Interconnect Bridge) là công nghệ đóng gói cho phép kết hợp các khối chip theo kiến trúc 2D, 2.5D và 3D nhằm tối ưu chi phí, điện năng tiêu thụ và băng thông ở cấp độ hệ thống. Thay vì sử dụng một silicon interposer kích thước lớn như nhiều giải pháp khác, EMIB sử dụng các cầu nối silicon được tích hợp trực tiếp vào đế (substrate), giúp tạo kết nối mật độ cao giữa các chip với chi phí và diện tích thấp hơn.

Intel hiện cung cấp nhiều biến thể của EMIB như:

EMIB tiêu chuẩn dành cho kết nối die-to-die mật độ cao.
EMIB-M, tích hợp tụ điện MIM (Metal-Insulator-Metal) để cải thiện khả năng cấp nguồn.
EMIB-T, bổ sung các TSV (Through-Silicon Via), cho phép ASIC kết nối trực tiếp với hệ thống cấp nguồn. Điều này giúp xây dựng các gói chip công suất nhiều kilowatt trong cùng một package, đặc biệt phù hợp với các hệ thống AI hiệu năng cao.

Tuy nhiên, Intel hiện vẫn đang mở rộng sản xuất các công nghệ EMIB tiêu chuẩn và Foveros cho khách hàng, trong khi EMIB-T dự kiến chỉ bắt đầu sản xuất hàng loạt vào năm 2027.

Theo Unimicron (Đài Loan), nhà sản xuất PCB và substrate silicon, nhiều khách hàng của Intel Foundry, bao gồm các công ty thiết kế ASIC như Broadcom và Meta, đang cân nhắc chuyển từ công nghệ đóng gói CoWoS của TSMC sang EMIB nhằm giảm chi phí nhưng vẫn duy trì hiệu năng, đồng thời có thêm một số tính năng vượt trội.

Theo đánh giá của Unimicron, chi phí của EMIB-T có thể thấp hơn tới 50% so với CoWoS (được cho là CoWoS-L hoặc CoWoS-R), tùy thuộc vào việc có cần sử dụng silicon interposer kích thước lớn hay không. Khoản tiết kiệm này giúp khách hàng có thêm ngân sách để đầu tư vào các khâu khác trong quá trình sản xuất chip.

Đối với Intel, đây là tín hiệu tích cực khi các khách hàng đang tích cực đánh giá toàn bộ hệ sinh thái EMIB, từ EMIB, EMIB-M đến EMIB-T, để phát triển các bộ xử lý đa reticle kết hợp với HBM (High Bandwidth Memory) trên cùng một package có khả năng mở rộng tốt hơn.

Động thái này cũng phản ánh nỗ lực của Intel trong việc thu hút khách hàng từ TSMC bằng các giải pháp đóng gói tiên tiến.

Trong khi đó, TSMC được cho là đang gặp một số thách thức với công nghệ CoWoS-L dành cho kiến trúc GPU "Vera Rubin" của NVIDIA. Theo các nguồn tin, NVIDIA dự kiến sử dụng CoWoS-L cho dòng Rubin Ultra, nhưng thiết kế package 2+2 die (gồm bốn chip) đang gặp hiện tượng cong vênh (warping). Phần substrate có xu hướng biến dạng theo nhiều hướng, khiến các compute die của Rubin Ultra không thể tiếp xúc hoàn toàn với bề mặt substrate, ảnh hưởng đến quá trình sản xuất và độ ổn định của sản phẩm.

3 Bình luận