Chip AI Feynman của NVIDIA có thể phá vỡ giới hạn kích thước CoWoS khi TSMC đẩy nhanh kế hoạch sản xuất CoPoS vào năm 2028 3

Trong bối cảnh nhiều báo cáo từ chuỗi cung ứng đang tập trung vào công nghệ đóng gói chip EMIB-T của Intel, nhà phân tích Ming-Chi Kuo cho biết công nghệ đóng gói thế hệ tiếp theo của TSMC mang tên CoPoS sẽ bước vào giai đoạn sản xuất hàng loạt từ năm 2028.

CoPoS (chip-on-panel-on-substrate) được phát triển nhằm vượt qua những giới hạn của công nghệ CoWoS (chip-on-wafer-on-substrate) hiện nay bằng cách mở rộng đáng kể diện tích lắp đặt GPU, bộ nhớ và các thành phần khác bên trong một bộ xử lý AI.

CoPoS của TSMC sẽ sử dụng nền kính kết hợp với lớp ABF

Khi nhu cầu đối với chip AI vẫn tiếp tục tăng mạnh và TSMC vẫn là nhà cung cấp hàng đầu cho các dòng chip tiên tiến, nhiều báo cáo trong ngành đã đề cập đến công nghệ đóng gói EMIB-T của Intel như một giải pháp thay thế tiềm năng.

Quá trình đóng gói chip AI bao gồm việc tích hợp các thành phần như GPU và bộ nhớ thành một khối thống nhất. Một số nguồn tin thậm chí cho rằng NVIDIA đang thử nghiệm công nghệ của Intel cho thế hệ chip AI Feynman sắp tới.

Tuy nhiên, theo Ming-Chi Kuo, Feynman cũng có thể trở thành sản phẩm đầu tiên áp dụng công nghệ đóng gói CoPoS của TSMC.

Hiện tại, TSMC sử dụng công nghệ CoWoS để đáp ứng nhu cầu của các nhà sản xuất chip AI cao cấp. Trong kiến trúc này, lớp silicon interposer đóng vai trò cầu nối truyền tín hiệu tốc độ cao giữa GPU và bộ nhớ HBM.

CoPoS có thể mở đường cho các gói chip AI lớn hơn đáng kể

Theo Kuo, CoPoS sẽ được sản xuất hàng loạt vào nửa cuối năm 2028, sớm hơn so với các dự báo trước đây.

NVIDIA được cho là một trong những khách hàng đầu tiên áp dụng công nghệ này. CoPoS sẽ cho phép TSMC sản xuất các gói chip có kích thước lớn hơn rất nhiều, vượt quá chín lần diện tích của khuôn (reticle) tiêu chuẩn được sử dụng trong quy trình quang khắc hiện nay.

Ở công nghệ CoWoS, máy quang khắc được sử dụng để chế tạo lớp interposer silicon, khiến kích thước tối đa bị giới hạn bởi kích thước của reticle.

Trong khi đó, CoPoS loại bỏ hoàn toàn lớp interposer này. Thay vào đó, TSMC có thể sản xuất các tấm nền (panel) lớn hơn, đóng vai trò trung gian giữa các chip thành phần và lớp đế hữu cơ (organic substrate). Điều này cho phép tạo ra những hệ thống đóng gói có kích thước lớn hơn đáng kể.

Kính sẽ đóng vai trò quan trọng trong thế hệ đóng gói mới

Theo phân tích của Kuo, CoPoS sử dụng kính ở hai giai đoạn quan trọng.

Đầu tiên là các tấm kính tạm thời dùng để lắp ráp các thành phần chip trong quá trình sản xuất. Sau đó là lớp đế cuối cùng nơi toàn bộ hệ thống được tích hợp hoàn chỉnh.

Lớp đế này được cấu tạo từ lõi kính đặt giữa các lớp Ajinomoto Build-up Film (ABF), loại vật liệu nền đang được sử dụng rộng rãi trong ngành bán dẫn tiên tiến.

Kuo cũng nhấn mạnh rằng CoPoS không sử dụng interposer bằng kính như nhiều nhận định trước đây. Thay vào đó, các chip sẽ được gắn trực tiếp lên lớp ABF của nền đóng gói.

Nếu thành công, CoPoS có thể trở thành bước tiến quan trọng tiếp theo trong cuộc đua AI, cho phép tích hợp nhiều GPU, bộ nhớ HBM và các thành phần tính toán hơn vào cùng một hệ thống, mở đường cho những bộ xử lý AI có quy mô và hiệu năng vượt xa các thế hệ hiện nay.